ESD 전자 설계 자동화 점검

복잡한 집적 회로(IC) 설계에서 정전기 방전(ESD) 보호를 검증하는 것은 매우 어렵습니다. 첨단 설계에는 무선 주파수(RF), 디지털 및 고전압 블록과 같은 다양한 기능 부품에 대한 많은 공급 영역과 전압 레벨이 있으므로 ESD 검사가 복잡하고 오류가 발생하기 쉬운 작업이 됩니다. 수동 검증에만 의존하면 설계 결함이 누락될 위험이 크며, 이로 인해 제조 및 현장에서 비용이 많이 들 수 있습니다. 결과적으로 오늘날의 설계 흐름에서는 자동화된 ESD 검사가 매우 필요합니다. 이 기사에서는 ESD 협회(ESDA) 전자 설계 자동화(EDA) 도구 작업 그룹[1]에서 정의한 ESD 검증 흐름의 필수 요구 사항을 간략하게 설명합니다.

그림 1은 설계 흐름 예시의 타임라인과 주요 단계를 보여줍니다. IC 제품 설계 흐름(맨 위 행)은 ESD 개발 및 구현 흐름(가운데 행)과 동기화되어야 합니다. 후자는 ESD 점검 흐름(맨 아래 행)에 의해 지원되어야 합니다.

그림 1: 샘플 IC 설계 흐름에 매핑된 간단한 ESD 검증 흐름.

다음 섹션에서는 주요 IC 개발 단계를 설명하고 이러한 단계와 관련된 다양한 ESD 검사의 예를 제공합니다.

제품 정의 단계

ESD 성능 사양은 일반적으로 일반적으로 허용되는 표준을 따릅니다. 그러나 적용 분야에 따라 마케팅 팀 및 IC 고객이 수정할 수 있습니다. 제품 설계 사양과 필요한 ESD 성능에 따라 ESD 구성요소와 ESD 셀의 사양이 결정됩니다. 이러한 기능 요구 사항을 기반으로 각 핀 애플리케이션 노드(신호, 전원 및 접지)마다 적합한 ESD 셀이 정의됩니다. 일반적으로 ESD 셀은 전용 ESD 라이브러리에서 설계자가 액세스할 수 있도록 만들어집니다.

이미 개발된 ESD 라이브러리와 함께 성숙한 반도체 기술이 사용되는 상황에서는 기존 ESD 구성요소 및 ESD 셀의 배치 및 제품별 수정만 검증하면 됩니다. 새로운 반도체 프로세스를 사용하는 새로운 IC 제품의 경우 ESD 라이브러리를 사용할 수 없으며 특정 셀 수준 ESD 검사를 실행할 수 없습니다. 그러나 필요한 ESD 라이브러리의 성능 사양은 IC 고객과 함께 사용 가능한 ESD 기술 개발 데이터와 다른 제품/기술의 ESD EDA 데이터를 기반으로 정의될 수 있습니다.

이 설계 단계에서 사용 가능한 설계 데이터를 기반으로 다음과 같은 ESD 검사를 수행할 수 있습니다.

이러한 데이터의 특성으로 인해 설계 데이터베이스에 있는 ESD 셀의 ESD 특성을 기반으로 ESD 준수 여부를 간단히 확인할 수 있습니다. 다음은 제품 정의 중에 수행된 ESD EDA 확인 예입니다.

I/O 셀의 무결성, 버스 배치 및 전반적인 ESD 견고성에 대한 초기 분석은 성공적인 칩 설계의 필수 요소 중 하나입니다. 칩에 대한 ESD 평면도 검사기는 I/O 셀 및 전원 버스 배치를 계획하는 동안 검증할 ESD 설계 규칙을 시행할 수 있습니다. 특히 검사기는 패드 사이에 ESD 셀/장치의 존재를 확인하고, 패드와 ESD 셀/장치 사이의 기생 저항을 추정하고, 패드 전압을 예측하여 칩 ESD 견고성에 대한 대략적인 추정치를 제공할 수 있습니다(그림 2).

그림 2: ESD 평면도 검사기로 검사한 샘플 I/O 어셈블리. 도구 출력은 ESD 보호 장치가 누락되고 ESD 전류 경로에 큰 저항이 있음을 표시합니다.

칩 아키텍처 단계

이 설계 단계에서는 칩 아키텍처의 기능/동작 수준이 정의되고 필요한 ESD 구성 요소 및 라이브러리 셀이 식별됩니다. 이 단계에서는 회로 또는 레이아웃 레벨 IC 설명이 제공되지 않습니다. 이전 섹션과 유사하게 셀 수준 검사 및 보호된 장치 검사를 수행할 수 있습니다. 사용 가능한 설계 데이터는 이전 섹션에서 설명한 것과 유사합니다.

모듈 및 전체 IC 설계 단계 확인